DRVL 11 O Saída do gate driver MOSFET do lado inferior.
GND 7 – Sinal terra.
MODO 19 I Conecte o resistor ao GND para configurar a frequência de comutação e o modo de descarga. (Ver Tabela 2)
PGND 10 – Aterramento de alimentação do gate driver. Entrada de detecção de corrente RDS(on)(+).
PGOOD 20 O Sinal Powergood saída de drenagem aberta. PGOOD aumenta quando a tensão de saída VDDQ está dentro da faixa alvo.
Entrada de referência para VDDQ. Conecte ao ponto médio de um divisor de resistor de VREF a GND. Adicione um capacitor para
REFIN 8 I
operação estável.
SW 13 I/O Retorno do gate driver MOSFET do lado superior. Entrada de detecção de corrente RDS(ligada)(–).
S3 17 I Entrada de sinal S3. (Ver Tabela 1)
S5 16 I Entrada de sinal S5. (Ver Tabela 1)
TRIP 18 I Conecte o resistor ao GND para definir OCL em VTRIP/8. Corrente de saída de 10 mA em temperatura ambiente, TC = 4700 ppm/°C.
VBST 15 I Entrada de tensão de bootstrap do driver de porta MOSFET do lado alto. Conecte um capacitor do pino VBST ao pino SW.
VDDQSNS 9 I Realimentação da tensão de saída VDDQ. Entrada de referência para VTTREF. Também serve como fonte de alimentação para VTTREF.
VLDOIN 2 I Entrada de alimentação para VTT LDO. Conecte o VDDQ em uma aplicação típica.
VREF 6 O Saída de referência de 1,8 V.
VTT 3 O VTT 2-A Saída LDO. Precisa conectar capacitância de 10mF ou maior para estabilidade.
VTTGND 4 – Aterramento de energia para VTT LDO.
VTTREF 5 O Saída de referência VTT com buffer. Precisa conectar capacitância de 0,22mF ou maior para estabilidade.
VTTSNS 1 I Realimentação de tensão de saída VTT.
V5IN 12 I Entrada de alimentação de 5 V para circuitos internos e gate drivers MOSFET.
Térmico
– – Conectar ao GND
